Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes
AUTOR(ES)
Everton Alceu Carara
DATA DE PUBLICAÇÃO
2008
RESUMO
Os ganhos de desempenho proporcionados pelas arquiteturas paralelas não estão relacionados somente ao poder computacional dos vários elementos de processamento. A arquitetura de interconexão, responsável pela intercomunicação dos elementos de processamento, tem um papel relevante no desempenho geral do sistema. Redes intra-chip (NoCs) podem ser vistas como a principal arquitetura de interconexão responsável pelo futuro das tecnologias multiprocessadas, as quais estão rapidamente prevalecendo em SoCs. Atualmente, existem inúmeros projetos de NoCs disponíveis, os quais focam diferentes aspectos desse tipo de arquitetura de interconexão. Alguns aspectos relevantes considerados durante o projeto de NoCs são a capacidade de atingir QoS (Quality-of-Service), a redução de latência, a redução do consumo de energia e o mapeamento de aplicações. Este trabalho propõem diversos mecanismos para otimizar o desempenho das NoCs, contribuindo para que elas tornem-se a arquitetura de interconexão prevalente em SoCs multiprocessados modernos. Os mecanismos propostos abrangem diferentes aspectos relativos à otimização de desempenho como latência, vazão, contenção e tempo total para a transmissão de conjuntos de pacotes. As avaliações realizadas apresentam ganhos de desempenho relativos a todos mecanismos propostos, comprovando a eficiência dos mesmos.
ASSUNTO(S)
roteamento - redes de computadores comunicaÇÃo de dados informÁtica arquitetura de redes ciencia da computacao
ACESSO AO ARTIGO
http://tede.pucrs.br/tde_busca/arquivo.php?codArquivo=1673Documentos Relacionados
- Qualidade de serviço em redes intra-chip : implementação e avaliação sobre a rede Hermes
- Implementação e avaliação de métodos para confiabilidade de redes intra-chip
- Serviços de comunicação diferenciados em sistemas multiprocessados em chip baseados em redes intra-chip
- Lógica e escalonamento de teste para sistemas com redes intra-chip baseadas em topologia de malha
- Rede intra-chip com qualidade de serviços para uso em telecomunicações