ImplementaÃÃo de uma arquitetura para multiplicaÃÃo de matrizes densas em sistemas reconfigurÃveis de alto desempenho

AUTOR(ES)
DATA DE PUBLICAÇÃO

2008

RESUMO

A recente evoluÃÃo na arquitetura dos dispositivos lÃgicos programÃveis, como os FPGAs (Field Programmable Gate Array), associada à demanda por desempenho exigida em aplicaÃÃes de computaÃÃo cientÃfica, despertou a atenÃÃo de projetistas de supercomputadores que tÃm investido na criaÃÃo de plataformas hÃbridas, associando processadores de propÃsito geral a co-processadores baseados em FPGAs, em busca de melhores nÃveis de aceleraÃÃo. Uma arquitetura que incorpore um ou mais processadores de propÃsito geral e FPGAs num link de alta velocidade à chamada computador reconfigurÃvel de alto desempenho. Este tipo de configuraÃÃo requer, em geral, uma alta largura de banda entre o processador e o FPGA, necessÃrio para que os ganhos com a execuÃÃo em hardware superem o gargalo na comunicaÃÃo. O sucesso dessas plataformas depende de caracterÃsticas como: recursos presentes no FPGA, disponibilidade de memÃria na arquitetura, largura de banda e capacidade de escalabilidade das mesmas. Ao mesmo tempo, uma anÃlise adequada do problema e um particionamento hardware/software eficiente, sÃo necessÃrios. Neste caso, processos com caracterÃsticas de controle devem ser executados no processador de propÃsito geral e a computaÃÃo intensiva deve ser executada em FPGA, onde podem ser exploradas caracterÃsticas como paralelismo de execuÃÃo e reuso de dados. Neste trabalho, sÃo estudadas as principais caracterÃsticas de alguns dos computadores reconfigurÃveis de alto desempenho existentes. AlÃm disso, como estudo de caso, à apresentada a anÃlise e desenvolvimento de uma das importantes operaÃÃes da computaÃÃo cientÃfica: a multiplicaÃÃo de matrizes, objetivando uma das plataformas estudadas, a plataforma RASC (Reconfigurable Application-Specific Computing), desenvolvida pela Silicon Graphics. A arquitetura proposta no estudo de caso visa, a partir da anÃlise do problema e da avaliaÃÃo dos recursos disponÃveis na plataforma alvo, a obtenÃÃo de melhores resultados de desempenho quando comparado à execuÃÃo em plataformas convencionais, baseadas em processadores de propÃsito geral. Para tanto, caracterÃsticas como paralelismo e o reuso de dados sÃo exploradas. A partir do projeto desenvolvido, à apresentado um modelo para avaliaÃÃo de desempenho do multiplicador que pode ser aplicado Ãs demais plataformas estudadas

ASSUNTO(S)

rasc platform computaÃÃo reconfigurÃvel de alto desempenho reconfigurable computing paralelismo ciencia da computacao plataforma rasc fpga high-performance fpga parallelism

ACESSO AO ARTIGO

Documentos Relacionados